Модуль SAMC-404

Технические характеристики

Вычислительное ядро

  • Четыре DSP процессор TMS320C6457 Texas Instruments:
    • рабочая частота: 1 или 1,2 ГГц;
    • до 9,6 млрд. операций в сек. над операндами с фиксированной запятой;
    • расширенная система команд включающая аппаратные алгоритмические циклы, инструкции 16 бит, обработка исключений;
    • кэш-память: 32 кбайт L1P, 32 кбайт L1D, 2 Мбайт L2;
    • высокоэффективный контроллер EDMA3 c 64 независимыми каналами;
    • встроенный процессор Viterbi;
    • два встроенных процессора турбо-кодов;
    • интерфейс SRIO 1.2 4x c пиковой пропускной способностью до 10 Гбит/с;
    • контроллер памяти DDR2-667 c максимальным объёмом памяти 256 Мбайт;
    • Ethernet MAC с поддержкой режимов: 10/100/1000 по интерфейсу Gigabit Ethernet (SGMII);
    • два 64-битных таймера;
    • 16 линий универсального ввода/вывода;
    • два последовательных синхронных порта McBSP;
    • контроллер последовательного интерфейса I2C.

FPGA

  • Xilinx Spartan-3AN XC3S200AN:
    • 200 тысяч логических ячеек;
    • до 4032 кбит распределенной памяти при использовании логических ячеек;
    • 288 кбит памяти типа BRAM;
    • 195 пользовательских портов ввода/вывода;
    • 90 дифференциальных пар ввода-вывода;
    • группа быстродействия — 4.
  • Реализованы следующие функциональные элементы:
    • контроллер управления DSP через GPIO и по I2C;
    • контроллер управления коммутатором SRIO;
    • контроллер управления коммутатором Gigabit Ethernet;
    • контроллер SPI для управления Flash-памятью;
    • контроллер UART для вывода сервисной информации в UART-порт.

Память

  • Восемь банков динамической памяти DDR2 SDRAM (по 2 на каждый DSP), выполненных на микросхемах MT47H64M16HR-3 (Micron) ёмкостью по 256 Мбайт
  • Организация памяти 8 Мбит × 16 бит × 8 банков
  • Тактовая частота подсистемы памяти до 52 МГц
  • Пропускная способность — 827 Мбайт/с

Коммутатор SRIO

  • Пропускная способность 80 Гбит/с
  • Версия спецификации SRIO 1.3
  • Режим адресации устройств SRIO — 8 бит
  • Начальная настройка коммутатора производится из EEPROM
  • Поддерживается изменение конфигурации по подключенным интерфейсам SRIO

Коммутатор Ethernet SerDes/SGMII

  • 1 × Gigabit Ethernet (GMII/RGMII/RvMII) интерфейс
  • 16 × Gigabit Ethernet (SGMII/SerDes) и 256 кбайт пакетным буфером
  • Максимальная пропускная способность 17 Гбит
  • SPI интерфейс для конфигурирования коммутатора

Разъём «AMC Edge Connector»

  • 2 × Gigabit Ethernet (SGMII x1) (порты 0–1)
  • 2 × SRIO x4 (порты 4–7 и 8–11)
  • Линия питания +12 В (Payload power)
  • Линия питания IPMI +3,3 В (Management power)
  • Линия IPMB-L подсистемы IPMI
  • Cигналы тактирования

Внешние интерфейсы

  • Интерфейс USB/UART для диагностики FPGA
  • Интерфейс IPMI

Соответствие стандартам

  • PICMG AMC.0 R2.0 Advanced Mezzanine Card Base Specification
  • PICMG MicroTCA.0 MicroTCA Rev 1.0
  • PICMG 3.0 AdvancedTCA Base Specification
  • IPMI v. 1.5 с поддержкой служебных функций

Внутренние интерфейсы

  • Скорость обмена данными между DSP и памятью DDR2 SDRAM не менее 500 Мбайт/с по каждому из банков памяти
  • Единый канал JTAG для всех DSP
  • Канал SRIO x4 для каждого из DSP
  • Канал Gigabit Ethernet SGMII для каждого из DSP
  • Каждый из DSP управляется FPGA с помощью каналов GPIO
  • Управление DSP и EEPROM по протоколу I2C
  • Протокол SPI для связи Flash-памяти с FPGA

Схема конфигурирования FPGA, DSP и коммутатора SRIO

  • FPGA конфигурируется при помощи встроенной в ПЗУ объёмом 16 Мбайт
  • К FPGA подключена SPI Flash для хранения параметров конфигурации DSP
  • Для конфигурации каждого из DSP применяется собственная I2C EEPROM (AT24C1024B) объёмом 1 Мбит
  • К коммутатору SRIO подключена I2C EEPROM объёмом 1 Мбит

Система мониторинга и управления IPMI

  • Мониторинг температуры и состояния загрузки конфигурации FPGA
  • Мониторинг общего и раздельных сигналов стабильности вторичных источников питания ядра FPGA
  • Интерфейс I2C обмена между FPGA и контроллером IPMI
  • Возможность сброса конфигурации FPGA через IPMI
  • Поддержка «горячей замены» (Hot Swap)

Тактирование

  • Генераторы опорных частот для канала SRIO, DSP, FPGA и банков памяти: 312,5 МГц/20 ppm, 156,25 МГц/20 ppm, 52,08 МГц, 100 МГц
  • Два генератора опорных частот для коммутатора Gigabit Ethernet (AVX/Kyocera KC2520B-25): 25 МГц

Схема питания и управления

  • Схема контроля температуры и напряжений, в соответствии со спецификацией IPMI, реализована на микроконтроллере (ATMEGA128L-8MU)
  • Набор светодиодных индикаторов позволяет визуализировать результаты диагностики, состояние и правильность функционирования модуля

Энергопотребление

  • Потребляемая мощность модуля цифровой обработки сигналов до 36 Вт
  • Распределение потребляемой мощности по линии питания +12 В (Payload power) до 3 А (36 Вт)

Условия эксплуатации

  • Охлаждение: воздушное
  • Диапазон рабочих температур: коммерческий (0...+50 °С)
  • Температура хранения: −40...+85 °С
  • Влажность: 10–95 % без конденсата

Размеры

  • Форм-фактор: AMC Single Mid-Size/Full-Size
  • Размеры Mid-Size: 181,5 × 73,5 × 18,96 мм
  • Размеры Full-Size: 181,5 × 73,5 × 28,95 мм


Назад в раздел