Модуль SVP-405

Интерфейсы

Передняя панель:
  • USB 2.0 (mini-USB)
Разъём VPX (P0):
  • IPMB-L
  • REF_CLK
  • AUX_CLK
Разъём VPX (P1):
  • 2 × PCI Express x2
  • 2 × Gigabit Ethernet
Разъём VPX (P2):
  • Differential Signaling LVCMOS
Разъёмы на плате модуля:
  • JTAG DSP
  • JTAG FPGA

Технические характеристики

Вычислительное ядро

  • Два DSP TMS320C6678 TI:
    • восемь ядер на частоте до 1,25 ГГц;
    • до 320 млрд. операций в секунду над операндами с фиксированной запятой или до 160 млрд. операций с плавающей запятой;
    • кэш-память:
      • 32 кбайт L1P на каждое ядро;
      • 32 кбайт L1D на каждое ядро;
      • 512 кбайт L2 на каждое ядро.
    • 4 Мбайт разделяемой памяти уровня L2 (MSMC);
    • сетевой сопроцессор с поддержкой алгоритмов аппаратного шифрования ECB, CBCm CTR, F8, A5/3, CCM, GCM, HMAC, CMAC, GMAC, AES, DES, 3DES, Kasumi, SNOW 3G, SHA1/2 (256 бит), MD5 на скоростях до 2,8 Гбит/с для приложений IPSec, SRTP, 3GPP, WiMAX Air и SSL/TLS.

Программируемая логика

  • Сервисная FPGA Xilinx Spartan-6 XC6SLX45:
    • 6882 ячеек Spartan-6 Slice;
    • 116 блоков RAM Xilinx BlockRAM по 18 кбит;
    • предназначена для управления процессом конфигурации DSP и синтезаторами частоты, реализации ряда функций IPMI;
    • конфигурация из встроенной SPI Flash 16 Мбайт.

Память

  • По 64-х разрядному банку памяти DDR3-1333 объёмом до 2-х Гбайт на каждом из DSP
  • По 16 Мбайт памяти SPI NOR Flash на DSP
  • Встроенная I2C EEPROM по 128 кбайт на DSP для первоначальной загрузки

Межпроцессорный интерфейс

  • HyperLink x4 до 50 Гбит/с

Тактирование

  • Набор синтезаторов для генерации полной сетки частот тактирования DSP
  • Схема PLL очистки и умножения опорного тактового сигнала VPX REF_CLK 25 МГц до 250 МГц (тактирование каналов PCIe)

Соответствие стандартам

  • ANSI/VITA 46.0-2013 VPX Base Standard
  • ANSI/VITA 46.4-2012 PCIe on the VPX Fabric Connector
  • ANSI/VITA 46.6-2013 Gigabit Ethernet Control Plane on VPX
  • ANSI/VITA 48.2-2010 Mechanical Specifications for Microcomputers Using REDI Conduction Cooling Applied to VITA VPX
  • ANSI/VITA 65-2010 (R2012) OpenVPX System Standard
  • Профиль слота: MOD3-PER-2F-16.3.1-3
  • IPMI v. 1.5 с поддержкой служебных функций

Разъёмы VPX

  • Разъём P0:
    • сигналы внешнего тактирования (REF_CLK+/-) и сброса для системного управления (AUX_CLK+/-);
    • сигналы выделенной системы (IPMI I2C).
  • Разъём P1:
    • 2 × PCIe x2 на интерфейс FatPipe 1 (пластины 1–2);
    • 2 × PCIe x2 на интерфейс FatPipe 1 (пластины 5–6);
    • 1 × Gigabit Ethernet на интерфейс UTP2 (пластина 15);
    • 1 × Gigabit Ethernet на интерфейс UTP1 (пластина 16).
  • Разъём P2:
    • 4 × LVCMOS.

Отладочные интерфейсы (внутренние разъёмы)

  • Консольные COM-порты процессоров, FPGA и IPMI через интерфейс USB 2.0 передней панели
  • Интерфейс внешнего эмулятора XDS560
  • Внутренний буферизованный порт JTAG IEEE 1149.1 FPGA

Системные функции

  • Поддержка шины I2C VPX (линии SM0, SM1) интеллектуальной системы управления IPMI
  • Поддержка географической адресации (GA0–GA4)
  • Задействование сигнала линии REF_CLK 25 МГц VPX для генерации опорного тактирования PCIe
  • Обработка сигнала системного сброса VPX SYSRESET#
  • Возможность управления линией сброса SYSRESET#
  • Встроенный контроль напряжений и тока потребления
  • Встроенный температурный контроль

Энергопотребление

  • Потребляемая мощность модуля цифровой обработки сигналов определяется загрузкой DSP не более 50 Вт
  • Распределение потребляемой мощности по линии питания:
    • +12 В (VS1): до 4,1 A (50 Вт).

Условия эксплуатации

  • Охлаждение: воздушное или кондуктивное
  • Диапазон рабочих температур: коммерческий (0...+50 °С) или индустриальный (−40...+85 °С)
  • Температура хранения: −50...+85 °С
  • Влажность: 10–95 % без конденсата
  • Возможность нанесения влагозащитного покрытия для жёстких условий
  • Производительность внешнего обдува 25 м3/час (для исполнения с воздушным охлаждением)

Размеры

  • Форм-фактор: VPX 3U в слот 0,8 или 1"
  • Ширина передней панели: 5HP или 4HP
  • Размеры: 160 × 100 × 25,06 мм


Назад в раздел